描述

PCIe练习器生成PCIe数据流和响应，以进行一致性测试和分析

VIAVI Xgig PCIe Exerciser为Xgig PCIe产品组合带来了交钥匙一致性测试功能。练习器也是调试困难的协议通信问题的有价值的工具，因为它对PCIe数据业务提供了全面的、bit级、可重复的控制。

练习器生成符合PCIe的数据流量，并可以通过适当的分支响应PCIe输入。它在两种模式下工作：根复合体（RC）或主机模式和端点（EP）模式。在RC仿真模式下，Exerciser启用端点测试。在EP模式下，练习器允许测试主机系统。

练习器支持PCIe控制器状态机的详细验证和调试。它支持固件和应用程序软件的调试和性能调整。

PCIe序列，用于测试不正常的边界和应力条件，以纠正系统运行，否则很难评估。

练习器与分析器功能紧密结合，提供详细的轨迹捕捉和操作的全部细节。可以使用VIAVI工具（如Expert）保存数百GB的双向数据，以便进行详细分析。

一个脚本API是可用的，这样就可以创建复杂的，自定义的测试脚本；作为原始的或从预定义的库脚本修改的。

插入器在Xgig 5P16 PCIe 5.0平台机箱和被测设备（DUT）之间提供物理链路。不同的插入器支持端点设备或主机系统的测试。

特点

• 仿真根复合体或端点设备
• 生成并响应符合PCIe的数据包
• 运行32GTps，并支持5、5.0、8.0和16GTps的所有其他PCIe数据速率
• 支持1、2、4、8和16通道的链接
• 设置链接速率和宽度并控制其他速率
• 与分析器紧密结合的操作，实现全面详细的bit级跟踪捕获
• 执行PCIe一致性测试套件
• 执行LTSSM测试：正极性和负极性测试场景
• 带历史记录的LTSSM状态跟踪器
• 定义自定义测试配置、保存和加载
• 定义自定义测试套件和执行序列
• 交换DLLP ACK到NAK响应。修改CRC。
• 定义、发送和修改有序集
• 脚本化API允许复杂的测试用例
• 图形控制界面提供了简单的可视化演示和测试程序的设置
• Xgig工具和Exerciser用户界面在支持windows10的PC上运行
• 在VIAVI 5P16分析平台Xgig5P-PCIe5-X16-PF上运行
• 选择适合您的应用程序的插入器（Interposer）

Xgig练习器界面 — 开始页

练习器用户界面

Xgig PCIe Exercsier用户界面使设置和执行测试变得简单。上图显示了Exerciser启动屏幕。顶栏包括典型的Windows控制项目。下面的第二个栏有各种快速启动按钮，用于经常执行的任务。

左侧是用于设置、一致性测试和其他功能的图标。设置>常规选项卡是第一个显示的选项卡。提供有关试验台配置的信息，包括计时、复位和其他基本控制。

从“设置”中，可以访问广泛练习器参数的控件。LTSSM选项卡提供对链路设置和操作的控制。

例如，TX和RX设置可从此选项卡进行调整。它还允许设置超时和其他参数。设置选项卡允许强制限制测试数据速率和最大链接宽度。

在设置图标下面，一致性测试图标打开一个面板，用于选择要运行的测试。如下图所示。

在一致性测试图标下方，配置空间图标打开，用于定义练习器的PCIe配置空间参数。

“练习器”窗口底部始终显示当前测试和试验台状态。

Xgig练习器界面 — 一致性测试

PCIe一致性测试

PCI-SIG执行官方认证测试，以确保每个设备都符合PCIe规范的最低要求。测试分两个层次进行：（1）电气测试，（2）协议测试。使用BERT和示波器进行电气测试。协议测试是使用像这样的PCIe练习器来执行的。

一致性测试是PCIe练习器的一项重要功能。VIAVI Exerciser支持对协议符合性测试套件进行快速预认证。也可以运行所有PCIe 4.0测试。

测试可以单独执行、分组执行或按顺序全部执行。提供了一个简单的pass-fail响应，并且作为一个选项，如果报告了问题，可以保存通信的完整跟踪以进行详细分析。详细的跟踪有助于快速发现和解决问题。上面的图2显示了一些所需的符合性测试的示例列表。

一致性测试是预先定义和锁定的，以确保执行遵循PCI规范。但是，可以将它们复制、编辑并保存为新脚本，以便在需要时创建类似但不同的测试。

测试应用

下表列出了使用Xgig PCIe练习器可以完成的一些可用功能和测试。

Control and validate reset functions	Define ROM write address space size and offset
Control DUT power	Define Cfg read address space size and offset
LTSSM supported states: Detect, Quiet, Configuration, L0, L1, Recovery	Define Mem64 read address space size and offset
Set data rate	Define Mem32 read address space size and offset
Set link width	Define IO read address space size and offset
Edit LTSSM state transitions	Define ROM read address space size and offset
Control link width changes	Supports Config Space Type 0 Headers (32b)
Control link rate changes	Supports Config Space Type 1 Headers (64b)
Test transitions: any speed/width to any other	Inject disparity errors option
Control link state changes	Inject symbol errors option
Set TX parameters	Inject Sync Bit errors option
Set RX parameters	Define ACK/NACK policies
Control equalization procedure	Control ACK/NACK DLLP generation/reception
Generates TLP 32b memory packets	Auto generate TLP sequence numbers
Generates TLP 64b memory packets	Auto generate TLK LCRC
Generates TLP IO packets	Auto retransmit TLP’s that NACK’d
Generates TLP configuration packets	Validate state timeouts
Generates TLP message packets	Set replay timeouts
Execute bad TLP packets	Control SKP generation
Define TS1/TS2 data	Define custom test configurations, save and load
Define Cfg write address space size and offset	Define custom test suites and execution sequence
Define Mem64 write address space size and offset	View test description
Define Mem32 write address space size and offset	View test results
Define IO write address space size and offset	View extensive error count information

订货信息

许可证密钥最多可用于16通道、8通道或4通道操作，以满足您的特定测试需要。

订货号	描述
Xgig5P-PCIe5-X16-EX	Xgig 16-lane Exerciser License Key for PCIe 5.0
Xgig5P-PCIe5-X8-EX	Xgig 8-lane Exerciser License Key for PCIe 5.0
Xgig5P-PCIe5-X4-EX	Xgig 4-lane Exerciser License Key for PCIe 5.0